Skip to main content

3줄 요약🔔

  • 칩렛은 반도체 수율을 올릴 수 있는 핵심기술?
  • 애플의 ‘울트라퓨전’이 타사의 기술과 다른 점은 무엇?
  • 애플은 미래의 전자기기 시장을 장악할 수 있을까?

안녕하세요. 저는 한양대학교 기계공학과 교수. 그리고 한양 첨단 패키징센터 센터장을 맡고 있는 김학성 교수입니다. 오늘 제가 ‘M2울트라’에 대해서 이야기를 드리려고 나왔습니다. M2울트라에 첨단 패키징 기술이 적용이 됐는데, 그것에 대한 전반적인 내용과, 그것이 어떤 의미가 있는지, 어떤 최신 기술이 적용됐는지에 대해서 이야기를 나눠보고자 합니다.

 

  1. 칩렛(Chiplet)의 개념과 수율의 마법

먼저 M2울트라를 얘기하기 전에 칩렛(Chiplet)이라는 개념에 대해서 잠시 설명을 드리겠습니다. 칩렛은 우리나라 말로 ‘칩 조각’이라는 얘기인데요. 쉽게 말하면 큰 칩을 잘게 쪼개서 여러 개를 붙여서 패키징화 해서 시스템을 만들어서 제품을 제공한다는 개념입니다. 웨이퍼에 보이시는 이런 빨간 점이 바로 디펙(결함)인데요. 이 결함이 있으면 그 칩은 버리게 됩니다. 지금 왼쪽에 큰 칩. 모놀리틱(monolithic_하나로 된 거대한 덩어리)이라고 표현하기도 하는데, 이 칩을 한 번에 크게 만들게 되면 이런 결함이 있는 부분을 버리게 됩니다. 그러면 웨이퍼 하나당 왼쪽 그림에서 보시는 것처럼 62%의 수율 밖에 얻을 수가 없습니다. 그래서 수율이 안 나오게 된다면 우리가 칩을 제 가격에 팔 수가 없고, 칩 가격이 올라가게 되는 거죠. 그래서 경제성이 없죠. 그래서 사람들이 이 칩을 4조각으로 나누어서 이렇게 오른쪽과 같이 조각조각 나누어서 만들고, 그다음에 이 칩을 나중에 말씀드리겠지만, 서로 붙이게 되면 살릴 수 있게 되는 칩의 개수가 많아지기 때문에 수율이 92%로 올라가는 수율의 마법을 볼 수가 있습니다. 그래서 왼쪽과 오른쪽의 빨간 점의 개수가 6개로 동일하다는 것에 주목을 해주시면 됩니다.

 

이것을 4개의 칩을 조각 조각을 모아서 하나의 제품으로 만든다고 말씀드렸는데, 칩의 수율이 아까 61%에서 92%로 올라갔지만, 최종 제품의 수율이 얼마큼 올라가는지 한번 확인해 보니까 2배 정도로 수율이 증가한 것을 확인을 할 수가 있습니다. 이런 개념을 칩렛 개념이라고 하고요. 칩렛 개념은 2000년대 초반부터 나왔지만 AMD에서 CPU와 서버향 CPU에 제품에 적용하게 됨으로써 시장에서 큰 각광을 받게 되었습니다.

칩렛 개념을 잠깐 조금 더 설명드리면 이 그림이 아까 보셨던 빅칩. 그러니까 모놀리틱 칩의 구조인데요. 하나의 칩에 포토리소그래피로 모든 코어와 모든 I/O와 DDR 인터페이스를 다 새겨 넣은 겁니다. 그래서 이게 지금 면적이 777mm²이라고 나오는데 14nm의 공정으로 만들었을 때입니다. 이 자료는 AMD의 발표자료에서 제가 발췌를 했습니다. 이것을 4개의 조각으로 나누게 되면 아까 수율의 마법 때문에 약 0.6배의 코스트로 만들 수가 있게 됩니다. 근데 여러분들 보시면 칩의 면적 4개를 합친 것이 아까 777mm²에서 852mm²으로 올라간 것을 볼 수 있는데요. 그것은 4개의 칩을 서로 유기적으로 연결하기 위한, 지금 그림을 보시면 무한대 표시가 돼 있는 게 보이시죠? 이게 칩을 유기적으로 연결하기 위한 인터커넥션의 부분이 더 추가적으로 들어가기 때문입니다. 그래서 칩의 면적은 전체적으로 늘어나지만, 수율의 마법때문에 코스트가 0.6배가 된다는 사실을 기억을 해주시면 좋겠습니다.

 

  1. 칩렛(Chiplet)을 응용한 패키지 전략

 

그리고 이것은 칩의 전체 구조인데요. 지금 노란색으로 보이시는 것이 코어이고, 하늘색으로 보이시는 것이 I/O(인풋/아웃풋) 단자입니다. 여러분들이 많이 보셨겠지만 테크놀로지 노드를 발전을 시키면 14nm, 7nm. 요즘에는 3nm나 2nm같은 테크놀로지 노드가 엔지니어들한테 회자가 되고 있는데, 이렇게 테크놀로지 노드를 줄이는 효과가 가장 두드러진 부분이 이 노란색 부분(코어 부분)이고요. 사실 나머지 하늘색 부분(인풋/아웃풋 단자)은 그렇게 세밀한 노드를 구현할 필요가 없습니다. 근데 이렇게 테크놀로지 노드가 증가하다 보면 수율이 점점 더 안 좋아집니다. 왜냐하면 트랜지스터의 구조가 더 복잡해지기 때문에 프로세스가 더 늘어나고 그럼으로써 수율이 어쩔 수 없이 안 좋아지기 때문인데요. 이렇게 해서 수율을 조금 더 좋게 하고자 7nm짜리가 적용되는 코어에는 첨단 노드를 적용하고, 인풋/아웃풋 단자가 적용되는 이런 하늘색 부분에는 레거시 노드. 그전에 조금 오래된 노드를 적용하는 전략을 취하기 시작했습니다. 이것이 바로 칩렛을 또 한 번 응용한 그런 전략이 되겠습니다.

 

그래서 지금 그림에 보시는 코어 부분과 인풋/아웃풋 단자 부분을 따로따로 떼어서 다른 웨이퍼에서 만들고. 이것을 하나의 패키지로 만드는 전략을 AMD에서 구현을 하게 됐고요. 가운데 보시는 큰 직사각형 칩이 인풋/아웃풋 단자가 새겨진 칩이고, 그리고 그림을 보시면 칩을 유기적으로 연결하기 위한 AMD의 인피니티 패브릭(Infinity Fabric) 부분이 들어간 칩이 되겠습니다. 이런 식으로 가운데는 14nm~15nm짜리 레거시 노드, 코어는 7nm짜리 첨단 노드를 적용함으로 인해서 첨단 노드를 적용하는 이 부분을 단위 칩을 더 작게 만들고 이것을 패키징화 해서 수율을 올리게 되는 것입니다. 이렇게 만들게 되면 또 다른 장점이 이 인풋/아웃풋 단자와 인피니티 패브릭(Infinity Fabric) 단자가 한 곳에 모여 있기 때문에 서로의 소통 시간이 줄어들어서 전체 CPU제품의 연산 속도가 빨라진다는 장점도 있습니다.

 

  1. 칩렛 패키징 구현을 위한 구조와 요소기술

 

이것이 바로 칩렛 패키지에 대한 간단한 설명인데요. 모놀리틱 칩에서 우리가 이것을 4개로 나누어서 패키징화 한 멀티 칩 모듈. 그다음에 방금 말씀드렸던 첨단 나노와 레거시 나노를 같이 섞어서 쓰는 칩렛 구조로 발전된 모습을 보실 수가 있겠습니다.

 

이렇게 칩렛 구조를 만들기 위해서 우리가 패키징이라는 것을 반드시 거쳐야 됩니다. 오른쪽에 보시면 방금 말씀드렸던 칩렛 패키징을 구현하기 위한 프로세스가 나오는데요. 먼저 제일 위에 ‘실리콘 인터포저(Si Interposer)’라는 구조가 쓰이게 됩니다. 이것은 실리콘을 마치 PCB로 사용하는거죠. 실리콘 안에 회로를 굉장히 미세하게 적용할 수 있기 때문에 칩과 칩 간의 연결의 속도나 연산속도를 더 빠르게 할 수 있고요. 이 위에 칩 2개를 범핑해서 아까 칩 2개, 4개, 6개 이렇게 계속 범핑을 할 수 있죠? 그래서 범핑을 하고 거기에다가 EMC(Epoxy Molding Compound)를 감싸고 다시 그라인딩을 해서 마더보드에 올리는 그런 일련의 칩렛 패키징 구조와 프로세스를 보실 수가 있겠습니다. 여기서 중요한 것은 이런 패키징 기술과 칩과 칩 간의 연결을 얼마나 유기적으로 할 수 있느냐 하는 소프트웨어적인 혹은 아키텍처적인 그런 기술들이 같이 가미가 돼야 되겠죠.

그래서 지금 보시는 회로도에서 칩렛 패키지의 중요한 요소 기술들을 설명을 드리고 있는데요. 피지컬하게 보자면 칩렛 패키징 구조에서 가장 중요한 것은 칩과 칩 간을 연결하는 ‘인터커넥션(Interconnection)’이라고 할 수가 있고요. 또 칩에서 발생되는 열을 빨리 발산할 수 있도록 하는 열 관리 기술. 그리고 아까 말씀드렸던 것처럼 소프트웨어적으로 혹은 어떤 설계적으로 칩 간의 유기적인 소통을 할 수 있게 하는 아키텍처 기술들이 필수적인 기술이 되겠습니다.

 

  1. 칩과 칩을 연결하는 방법

칩과 칩을 연결하는 패키징에서 여러 가지 기술적인 방법들이 있는데, 그 기술적인 방법을 2D, 3D까지 쭉 구분을 할 수가 있습니다. 2D는 칩과 칩 간의 연결을 기존의 PCB를 가지고 하는 것이고, 2.1D라는 것은 PCB 위에 더 미세한 패턴을 새기는 것. 2.3D는 RDL(Redistributed Layer)이라고 해서 칩과 칩 간의 연결을 더 원활하게 하기 위해서 아주 미세한 패턴을 organic substrate(유기기판)로 구현하는 방법. 그다음에 2.5D는 방금 말씀드렸던 ‘실리콘 인터포저(Si Interposer)’ 미세한 패턴을 구현한 실리콘 칩을 PCB 형태로 이용한 형태가 되겠고, 3D는 아예 칩 간을 TSV(실리콘 관통전극). 즉, 실리콘을 관통하는 홀을 이용해서 적층하는 구조가 되겠습니다.

 

  1. 애플 실리콘 전략과 M2울트라

 

이런 식으로 칩렛 패키지를 하기 위한 여러 가지 방법들을 보여드리고 있는데요. 이제부터는 애플의 M2울트라에 대해서 한번 짚어보려고 합니다. M2울트라를 이야기 하기 전에 애플이 왜 이런 칩을 구현할 수 있게 되는지에 대해서 한번 생각해보면 좋을 것 같습니다. 애플은 여러분들이 아시는 것처럼 핸드폰을 만들어서 팔고, 컴퓨터를 만들어서 파는 조립 회사라고 우리가 일반적으로 생각하고 있는데. 애플이 CPU나 AP를 독자적으로 설계해서 그것을 제조회사인 대표적으로 TSMC에 맡겨서 자신들이 설계한 칩을 자신들의 컴퓨터나 스마트폰에 넣어서 이익을 창출하는 회사입니다. 엄밀히 말하면 애플은 팹리스 회사가 된 것이죠. 그래서 장표를 보시면 애플에서 다루고 있는 모든 사업군을 볼 수가 있는데요. 애플은 OS(운영체제) 부터 방금 말씀드렸던 칩 설계. 그다음에 이것을 조립해서 완제품으로 파는 전자기기까지를 모두 다루고 있는 대표적인 팹리스 회사이자 전자제품 회사가 되겠습니다.

이것은 ‘애플 실리콘(Apple Silicon)’이라는 전략을 표현한 것인데요. 애플 실리콘 전략이라는 것은 애플에서 자신들이 제품에 사용하는 CPU, AP, GPU 이런 것들을 독자적으로 설계해서, 심지어는 패키징 기술까지 독자적으로 설계해서 제조를 맡기는 그런 로드맵을 보실 수가 있습니다. 여기 빨간색 점선으로 표시한 것이 TSMC에 물량을 많이 공급해주던 그 변화기를 나타내신 거고요. 위에 보시면 이름이 나오는데 이 회사 이름이 애플에서 위탁생산을 맡긴 회사를 의미를 합니다. 이때부터 TSMC의 단독 고객이 되었죠.

A시리즈는 AP시리즈를 얘기하고요. 오른쪽 빨간색 밑에 보시면 2020년에 M1시리즈가 나옵니다. M1시리즈가 나오면서 애플은 AP뿐만 아니라 CPU까지 독자적으로 설계해서 만드는 회사. 진정한 팹리스 회사로 거듭났다고 할 수가 있겠습니다. 이때부터는 인텔의 CPU에서 벗어나서 독자적인 칩(실리콘) 설계. 그것을 이용한 전자제품을 사용을 하고 있고요. 오늘 우리가 이야기할 M2 울트라는 M1 프로세스의 다음 버전인 M2 프로세스를 2개를 연결한 칩렛 패키지가 되겠습니다.

 

이렇게 애플에서 자신들이 독자적으로 칩을 설계하고 제조를 맡기고 그것을 전자제품에 사용할 수 있게 만드는 원동력은 사실 애플 제품의 규모 때문인데요. 지금 보시면 AP(프로세서). 즉, 아이폰이나 아이패드로 들어가는 칩은 1년에 2억개. 그 위의 버전은 1년에 6000만개 그 위의 버전이 2900만개. 이런 식으로 제품이 출하되고 판매되는 숫자가 굉장히 큽니다. 이런 정도의 규모의 경제력을 갖고 있기 때문에 독자적인 실리콘 설계와 제조가 가능한 거죠.

 

아시다시피 애플은 모든 실리콘의 제조를 TSMC에 맡기고 있고요. 지금은 거의 TSMC의 전체 캐파의 4분의 1을 애플에서 사용을 하고 있고. 특히 첨단 패키징 쪽은 거의 애플에서 독점해서 TSMC에 물량을 다 주고 있습니다.

 

  1. 애플의 M1울트라와 칩렛 패키지

 

이것은 우리가 방금 이야기했던 칩렛 패키지를 애플에서 어떤 식으로 M1울트라에 적용했는지에 대한 설명입니다. 오른쪽 그림은 애플의 키노트. 애플에서 자신들의 제품을 신제품을 발표하는 그런 자리에서 보여준 사진입니다. 여기 보시면 위, 아래에 추가적인 어떤 단자가 없습니다. 그런데 유튜브 많이 시청하시는 분들 보면 이런 걸 제품을 사서 분해해서 엑스레이도 찍고 이런 분들이 계시거든요. 이런 분들의 유튜브에서 보면 이 밑에 여기 물음표로 표시되어 있는 이 부분이 애플에서 발표할 때는 일부러 잘라서 안 보이게 해서 발표를 했는데 실제로 제품에는 있더라. 하는 내용이고요. 이때부터 루머가 돌았는데, “이 단자가 무엇을 위한 것이냐?”라는 루머가 돌았습니다. 그래서 이제 사람들이 추측을 했는데 ‘이것이 칩렛 패키징을 위한 게 아니냐?’ 즉, ‘M1맥스 칩 1개와 M1맥스 칩 1개. 그 2개를 서로 붙이기 위한 단자가 아니냐?’ 즉, ‘다이 투 다이 인터커넥트(die-to-die Interconnect) 단자가 아니냐?’라는 루머가 돌았고요. 실제로 애플이 조금 이따가 M2울트라를 발표할 때 이 단자가 2개의 칩을 연결하기 위한 단자임이 확인이 되었습니다. 이것은 애플 동영상에서 제가 발췌를 한 건데요. 이런 식으로 2개의 칩을 연결하기 위한 추가적인 부분이 들어가지만, 이것을 유기적으로 잘 연결만 한다면 칩과 칩 간의 예를 들면 M1맥스 칩이 ‘1000’이라는 숫자의 퍼포먼스를 낸다면 유기적으로 잘만 연결하면 ‘2000’까지 낼 수 있다. 이런 단순한 계산이 되죠. 근데 여기서 중요한 것은 OS(운영체제)나 혹은 아키텍처를 같이 하지 않는 회사라면 1000+1000 해서 2000이 안 나오고 대부분 한 1500 정도에서 성능이 거의 새츄레이션 되는데, 아까 말씀드렸다시피 애플은 여러 가지를 모두 한꺼번에 하는 회사이기 때문에 2배의 성능이 가능하다라는 것으로 알려져 있습니다. 이렇게 칩과 칩 간의 유기적인 소통이 약 2.5TB/s의 속도로 이루어지고요. 이 인터커넥트는 약 10000개 이상의 접점으로 서로 연결된다는 것을 확인을 할 수가 있습니다.

  1. 애플 실리콘의 플랜과 울트라퓨전(UltraFusion)

 

여기서 보시면 애플 실리콘이 M2울트라를 출시하면서 보여주는 플랜을 볼 수가 있는데요. 이렇게 칩과 칩을 2개를 연결하면 지금 왼쪽의 숫자들은 파이어스톰(Firestorm, 고성능 코어)이라고 해서 칩의 어떤 부분을 이야기하는데, 성능 우선. 그다음에 아이스스톰(Icestorm, 고효율 코어)은 전력 절감우선. 아이스스톰(Icestorm)이 예를 들면 아이패드나 휴대용 디바이스에 많이 쓰이겠죠. 이렇게 해서 2개를 연결해서 2배의 성능을 낼 수 있다면 굉장히 획기적인 전략이 될 수 있습니다. 왜냐하면 칩을 계속해서 늘려서 만드는 것은 아까 수율면에서 안 좋다고 말씀을 드렸죠. 근데 이렇게 칩과 칩을 2개를 딱 붙여서 2배의 성능을 낼 수 있다면 칩을 아예 따로 설계할 필요도 없는 거고요. 우리가 쉽게 상상할 수 있듯이 예를 들면 지금은 위아래로만 붙였는데 옆으로까지 붙이거나 늘릴 수 있다면 그것은 또 다른 혁명이 되겠죠.

 

이런 식으로 애플의 ‘울트라퓨전(UltraFusion)’은 아까 칩렛 패키징의 개념을 실제로 구현한 아주 좋은 사례라고 할 수가 있겠습니다. M1울트라에서 지금 보여주는 인터커넥션 기술. 이것을 소통할 수 있는 기술. 이런 모든 기술을 통틀어서 이들은 ‘울트라퓨전(UltraFusion)’이라고 표현을 하고요. 제가 아까 칩렛 패키징의 한 예로 말씀드린 AMD는 이런 인터커넥션 그다음에 이런 소통할 수 있는 이런 기술을 ‘인피니티 패브릭(Infinity Fabric)’이라고 명명을 했는데 애플은 ‘울트라퓨전(UltraFusion)’, 엔비디아는 ‘NV링크(NVLink)’. 이런 식으로 표현을 했고, M1울트라가 나왔을 때 애플에서 주장한 바에 의하면 ‘애플의 울트라퓨전이 훨씬 더 칩 간의 유기적인 소통을 할 수 있게 만든다.’ 이런 주장을 했습니다. 그게 진짜인지 아닌지는 시장에서 계속해서 검증이 되고 있겠죠.

그다음에 CPU 성능도 AMD의 동급에 못지않은 그것보다 더 이상의 성능을 낼 수 있다라는 거고, 또한 전성비. 전성비라는 것은 어떤 태스크를 수행하기 위해서 CPU가 돌아갈 때 여기에 소요되는 전력을 이야기하는데, ‘그 전력도 훨씬 더 기존 CPU보다 훨씬 좋더라.’라는 그런 결과를 발표를 했습니다. 방금 보여드렸던 자료는 M1에 대한 거고요. 이 M1에 비해서 M2울트라는 그것보다 20% 혹은 GPU 성능 같은 경우에는 35% 이상 성능이 좋다라고 주장을 했습니다. 이것이 칩렛 패키징을 통해서 구현이 가능하게 된 것이죠. 본 자료는 M2울트라의 스펙들을 나타낸 것인데요. 이것은 시장에서 차츰차츰 소비자들에 의해서 검증이 아마 될 것입니다.

 

  1. M2울트라 패키징 구조와 TSMC의 InFO 패키지

M2울트라를 패키징의 구조에서 좀 살펴보고자 합니다. M2울트라는 팬아웃 웨이퍼 레벨 패키지(FOWLP)를 사용을 했습니다. 팬아웃 웨이퍼 레벨 패키지(FOWLP)는 여러분들이 많이 들으셨을 텐데. 칩의 단자보다 칩 옆에다가 EMC 몰딩. 즉, 플라스틱 몰딩을 더 벌려서 그 바깥쪽까지 회로를 구현해서 그것을 재배선. 즉, RDL(ReDistribution Layer, 재배선)이라고 표현하는데요. RDL을 구현해서 이 범프의 개수를 늘리는 그런 전략입니다. 팬아웃 웨이퍼 레벨 패키지(FOWLP)를 좀 자세히 보면 왼쪽에 ‘Mold First’. 다른 말로 ‘Chip First’라고 얘기하는데요. 칩을 먼저 붙여놓고 EMC 몰딩을 하고 여기에 RDL을 깔거나 혹은 오른쪽에 RDL first. RDL을 먼저 깔고 그다음에 칩을 범핑하고 EMC를 몰딩하는 그런 큰 두 가지의 개념으로 나뉩니다. M2울트라는 Mold First. 즉, Chip First의 InFO 패키지를 사용을 했습니다. InFO 패키지는 ‘Face Up’인데요. 좀 이따가 제가 말씀을 드리겠습니다. ‘Face Down’이라는 것은 지금 캐리어 필름에 맞닿게 디바이스 면을 붙이고 그 위에 몰딩을 하고 캐리어 필름을 떼어내고 RDL를 치는 것인데, 이것은 많은 회사에서 이렇게 진행을 하고 있는데요. InFO 패키지는 디바이스 면이 위로 간 상태에서 몰딩을 하고, 몰딩을 CMP 공정으로 갈아내서 이 패드를 노출시킨 후에 RDL을 올리는 공정입니다. 이렇게 CMP를 치게 되면 제품의 공정 가격이 올라가게 되는데. 일반적인 패키지 회사에서는 이런 공정을 구현을 할 수가 없는데, TSMC는 팹을 갖고 있기 때문에 이 팹 안에서 모든 공정이 이루어지게 돼서 구현이 가능합니다. 이렇게 복잡하게 하는 이유는 이 칩과 패키지의 두께를 더 얇게 만들기 위한 건데요. 이렇게 캐리어 필름을 끝까지 떼지 않고 모든 공정을 하다 보면 캐리어 필름이 칩의 Warpage(뒤틀림 현상). 그러니까 이 패키지의 Warpage(뒤틀림 현상)를 공정 중에서 잡아주게 돼서 수율을 올릴 수가 있는 거죠. 이렇게 Warpage(뒤틀림 현상)가 생기는 이유는 칩과 EMC의 열팽창계수의 차이에 의한 건데요. 지금 그림에서 보시다시피 EMC와 칩이 공정 중에 열을 받게 되면 이런 식으로 Warpage(뒤틀림 현상)가 일어나게 됩니다. 이렇게 온도가 올라가면 이런 식으로 Warpage(뒤틀림 현상)가 일어나게 되는데 TSMC의 InFO 패키지의 프로세스에서는 캐리어 필름을 끝까지 잡고 있기 때문에 이런 Warpage(뒤틀림 현상)를 잡을 수가 있고, 더 얇게 패키지를 만들 수가 있는 것이죠.

 

이것을 TSMC는 InFO 패키지라고 하고요. 많은 회사에서 이것을 넘어가기 위해서 패널 레벨 패키지(PLP)나, 또 다른 방식의 팬아웃 웨이퍼 레벨 패키지(FOWLP)를 구현을 합니다. 그럼 울트라퓨전은 어떤 식으로 패키지가 될까요? 칩 2개를 실리콘으로 연결을 합니다. 연결하는 방식을 그림에서 표현을 했는데. 칩 2개의 전체를 ‘실리콘 인터포저(Si Interposer)’로 연결하지 않고요. 연결하고자 하는 부분. 아까 보셨던 튀어나왔던 그 단자 부위에만 실리콘 조각을 넣습니다. 단자 부위 밑에다가 이 빨간색이 ‘로컬 실리콘 인터포저(Local Si Interposer)’라는 칩 조각입니다. 이것을 방금 말씀드렸던 TSMC의 팬아웃 웨이퍼 레벨 패키지(FOWLP)로 구현을 하고요. 이렇게 ‘로컬 실리콘 인터포저(Local Si Interposer)’를 집어넣어서 다시 몰딩을 하고 그것을 패키지로 구현하는 ‘InFO_LSI’라는 패키지 기술을 사용을 하게 됩니다. 지금 오른쪽에서 보시다시피 칩과 칩 간의 연결을 ‘Local Si Interposer'(LSI)로 연결을 하고 그 옆에 몰딩을 치고 그리고 RDL를 만들어서 패키지를 하는 기술을 구현을 하고 있죠. ‘InFO_LSI’ 패키지로 구현된 M1울트라입니다. M1울트라의 단면을 보여주고 있는데요. 지금 보시면 M1맥스 2개 사이에 ‘Local Si Interposer’가 위치됐고, 그 옆에 몰딩이 되고. 제일 밑에 있는 사진은 ‘Local Si Interposer’를 위에서 본 모습입니다. 이런 식으로 2개의 칩을 약 1만개 이상의 인터커넥션으로 서로 연결하는 그런 기술을 TSMC의 ‘InFO_LSI’로 구현을 했고, 이것이 애플 M2울트라와 M1울트라의 패키징 기술이 되겠습니다.

실제 이 울트라퓨전 존에 구현돼 있는 연결 단자(범프)의 아주 미세 현미경 사진을 보실 수 있습니다. 범프 사이의 거리는 약 25μm 정도로 피치가 구현돼 있고요. 이것은 우리가 구현할 수 있는 아주 최대의 범프 피치라고 할 수가 있겠습니다. 사진을 보실 수가 있고요. 그다음에 ‘Local Si Interposer’와 위에 M1맥스와의 연결 부분을 단면을 쳐서 본 그림인데, 카파 필러와 그 위에 솔더, 범프가 발라져 있고, 그것을 통해서 연결된 단면을 보실 수가 있습니다.

놀라운 것은 애플은 이러한 패키지 기술에 대해서 자신들만의 특허를 계속해서 출원을 하고 있고요. 애플에서 패키지 특허를 출원 했다는 사실에 사람들이 “이제 패키지 기술이 정말 핵심 기술이 됐구나”라는 것을 가늠하게 되었습니다.

 

이렇게 애플에서 인텔의 CPU의 시장을 떠나게 되면서 인텔의 CEO께서 애플에게 파운드리 사업을 제안을 하기도 했던 그런 사진 기사를 발췌를 했습니다.

 

  1. TSMC의 기술 로드맵과 시사점

 

지금까지 애플의 울트라퓨전, M2울트라. 그리고 M1울트라를 구현한 패키지에 대해서 얘기를 했는데요. 이런 모든 패키지의 전량의 제조는 지금 잘 아시다시피 TSMC에서 하고 있습니다. TSMC의 패키지 기술에 대해서 잠깐 우리가 전체적으로 공유하고 강의를 마치도록 하겠습니다.

TSMC의 공장의 분포입니다. 여러분들이 보시다시피 TSMC는 대만의 서부에 공장들이 배치돼 있고요. 지금 여러분들이 주목해서 보셔야 될 것은 ‘Advanced Backend Fab’라는 것이 바로 팹 옆에 붙어 있는 사실을 보실 수가 있습니다. 아까 말씀드렸던 CMP 공정을 이용한 InFO 패키지가 이런 식으로 팹과 바로 옆에 붙어 있는 ‘Advanced Backend Fab’에서 이루어지고 있고요. 첨단 패키지가 이런 식으로 팹 바로 옆에서 구현되고 팹의 공정도 함께 사용해서 구현된다는 사실은 우리에게 여러 가지 시사점을 주죠. 더 이상 이제 Backend Package 전공정과 따로 떨어진 그런 공정이 아니라 같이 붙어서 함께 해야 되는 공정이라는 것을 우리에게 보여주는 그런 사진이라고도 볼 수 있습니다.

아까 InFO 패키지를 이야기 드렸는데, InFO 패키지는 TSMC의 3D Fabric이라는 이 패키지 로드맵에 포함된 로드맵입니다. InFO 패키지는 Chip First. 칩을 먼저 붙여놓고 그다음에 공정을 하는 패키지라면 밑에 CoWoS(Chip On Wafer On Substrate)는 나중에 칩을 범핑으로 붙이는 그런 공정이라고 할 수 있는데요. 나중에 제가 기회가 된다면 이런 공정의 차이에 대해서 여러분들께 여러 가지로 또 설명을 한번 해드리도록 하겠습니다.

  1. 첨단 패키징에 대한 중요성

 

다시 한번 말씀을 드리면 이 자료는 한국마이크로전자 및 패키징학회 강사윤 회장님. 그다음에 SK하이닉스의 이강욱 부사장님께서 작년 국회 포럼에서 말씀하신 자료인데 제가 너무 마음에 들어서 항상 발췌를 해서 말씀을 드리는 자료입니다. Yesterday라고 써 있는 게 있죠. 예전에 어떤 반도체 시장은 팹 중심이었습니다. 보시다시피 칩 설계, 디자인, 팹의 시너지 효과 곱하기로 이루어지는 시장이었죠. 여기서 패키지는 약간의 더하기. 신뢰성만 보장하면 되는 그런 시장이었다면, 이제는 방금 여러분들이 같이 보셨던 M2울트라와 같은 새로운 패키지가 시장을 지배하는 시대가 됐습니다. 그래서 더 이상 패키지가 더하기가 아니라 디자인, 팹, 패키지가 같이 곱하기로 이루어지는 패키지 자체가 제품의 차별화 및 신규 사업을 창출할 수 있는 그런 기술로 대두되고 있다라고 말씀을 드릴 수가 있겠고요. 우리나라도 더 패키지 기술에 더 많은 투자를 하고, 여러 연구자들과 기업들이 함께 힘을 모아서 이러한 신규 사업 창출에 힘을 같이 보탰으면 좋겠습니다. 지금까지 강의를 들어주셔서 감사합니다. 고맙습니다.

정리_송윤섭 PD songyunseob@thelec.kr

Leave a Reply