머신러닝으로 디지털 IC의 설계 및 사인오프 위한 타이밍 라이브러리(.libs)를 100배 빠르게 검증 및 생성하는 방법

0

2020년 9월 17일 (목)

품절

카테고리: 태그:

설명

스탠다드 셀, I/O 및 메모리 타이밍 라이브러리(.libs)는 모든 디지털 IC의 설계 및 사인오프 흐름에 필요한 타이밍, 전력, 노이즈 및 변이 데이터를 제공합니다. 이러한 데이터는 생산 흐름에 사용할 경우 “오류가 없는(golden)” 것으로 간주됩니다. 따라서 대상이 되는 모든 공정, 전압 및 온도(PVT) 작동 조건에 적절하고 정확한 .libs는 생산일정 내에 성공적인 테이프아웃을 달성하는 데 있어서 매우 중요합니다.

 

적절하지 못하거나 부정확한 .lib 데이터는 디지털 IC의 설계 및 사인오프 흐름에서 타이밍 클로저를 방해하는 주된 요인입니다. 이 때문에 생산에 착수하기 전에 .libs를 철저하게 검증하는 것이 기본 요건입니다. 하지만 .libs에는 대개 기가바이트 수준의 방대한 데이터가 포함되어 있으므로 적절한 툴이 없이는 모든 문제를 검출해내기가 거의 불가능합니다. .libs에서 문제를 잡아내지 못하면 곧바로 귀중한 엔지니어링 시간을 타이밍 클로저의 디버깅과 컨버전스 문제에 소비해 칩 테이프아웃이 지연되는 결과로 이어집니다.

 

게다가 목표하는 모든 작동 조건에서 제품 신뢰성을 보장하려면 사인오프를 위한 디지털 정적 타이밍 분석(STA) 시에 .libs를 많은 PVT 코너에서 특징 분석해야 합니다. 하지만, 모든 특징 분석된 PVT 코너가 기본적인 .libs 세트에 제공되지는 않는 경우가 많습니다. 이렇게 누락된 PVT 코너를 특성 분석하기 위해서는 상당한 시간과 노력이 필요합니다. 반면에, STA 툴로 타이밍 결과를 보간해 근사값을 구하면 최종적인 타이밍 정확도에 영향을 미칠 수 있습니다.

 

본 웨비나에서는 머신러닝 방법을 활용해 디지털 IC 설계의 테이프아웃까지 소요되는 시간을 크게 앞당기는 방법을 보여 줍니다. Solido Characterization Suite의 일부인 Solido Analytics와 Generator는 머신러닝 방법을 활용해 .libs의 정확성과 적절성을 검증하며, 새로운 .libs를 STA 사인오프에 필요한 정확한 PVT 코너에서 기존 방법보다 100배 빠른 속도로 생성합니다. 그 결과, 타이밍 라이브러리의 품질이 보다 향상되고 전체 PVT 커버리지는 보다 짧은 시간 내에 완료되므로 칩 테이프아웃 일정이 단축되고 보다 예측 가능하게 됩니다.

 

강의 내용
·디지털 흐름을 위한 타이밍 라이브러리(.libs)의 특성 분석 및 검증 문제
·변이(LVF) .lib 모델링이 디지털 타이밍 결과에 미치는 영향
·.lib의 오류 및 부정확성과 관련된 일반적인 타이밍 클로저 문제
·.libs의 검증 및 새로운 PVT 코너 .libs의 생성을 위한 머신러닝 방법
·Solido Analytics와 Solido Generator, 머신러닝 지원 라이브러리의 검증 및 특성 분석 소개

 

시청 대상자
·디지털 IC 설계 및 구현 엔지니어
·타이밍 사인오프 엔지니어
·스탠다드 셀 및 I/O 설계 엔지니어
·메모리 IP 설계 엔지니어
·라이브러리 특성분석 엔지니어
·디지털 엔지니어링 매니저
·SoC 칩 설계자

 

대상 제품
·Solido Design Automation
·Solido Characterization Suite

– 세션 소개 –

2020년 9월 17일 (목)

시간주제자료다시보기
14:00~15:20

머신러닝으로 디지털 IC의 설계 및 사인오프 위한 타이밍 라이브러리(.libs)를 100배 빠르게 검증 및 생성하는 방법

– 연사 소개 –

프로필소개

웨이리탄(Wei-Lii Tan) | Mentor 제품 매니저

멘토, 지멘스 비즈니스의 AMS Verification 부문 제품 매니저로서, 멘토의 라이브러리 특성분석 제품을 담당하고 있다. 반도체 및 EDA 분야에서 12년의 경력을 갖고 있으며, 디지털과 아날로그 제품 및 방법론 양 분야에서 일해 왔다. 미시시피 주립 대학교에서 전기공학 석사 학위를, 산타클라라 대학교에서 MBA 학위를 받았다.