초미세 패터닝 기술로 한계 돌파!! 디일렉 『어드밴스드 리소그래피&패터닝 테크 콘퍼런스 2023』 한양대 EUV-IUCC 회원사 전용

352,000

2023년 12월 12일 (화) 10시 ~ 17시 포스코타워역삼 3층 이벤트홀  (역삼역 3번출구 도보 3분)

품절

카테고리:

설명

초미세 패터닝 기술로 한계 돌파!!

디일렉 『어드밴스드 리소그래피&패터닝 테크 콘퍼런스 2023』

2023년 12월 12일 (화) 10시 ~ 17시 역삼동 포스코타워역삼 3층 이벤트홀  (역삼역 3번출구 도보 3분)

 

지난 수십년간 반도체 산업이 발전할 수 있었던 이유는 칩 하나에 집적할 수 있는 트랜지스터 숫자를 꾸준하게 확대해왔기 때문입니다. 트랜지스터 직접도가 높아지면 메모리는 저장 공간이 늘어나고, 연산칩은 속도가 빨라집니다. 전력 소모량도 줄일 수 있지요.

무엇보다 가격을 낮출 수 있습니다. 직접도를 높이면 웨이퍼 한 장에서 얻을 수 있는 칩 수가 늘어납니다. 더 좋은 성능, 더 낮은 소비전력에 더 저렴한 반도체 칩이 쏟아지면서 전자산업은 발전해왔고, 마침내 소비자 가전 및 휴대 제품을 넘어 자동차에도 전장화, 전동화 물결이 일어나고 있습니다.

트랜지스터 집적도를 높인다는 것을 한 단어로 표현하면 ‘미세화’입니다. 반도체 전공정 분야에서 미세화 열쇠는 리소그래피(lithography)가 쥐고 있습니다. 리소그래피는 실리콘 웨이퍼에 회로 패턴을 형성하는 과정 전반을 일컫습니다. 리소그래피 분야에서 핵심은 바로 포토 혹은 노광(露光, exposure)이라 불리는 공정입니다.

노광은 설계 패턴이 새겨진 금속 마스크(mask) 원판에 빛을 쪼이고, 마스크를 투과한 빛이 감광액(photoresist)이 도포된 웨이퍼로 전사돼 회로 패턴이 형성되는 일련의 과정을 의미합니다. 반도체는 찍고(노광), 깎고(식각), 씻고(세정), 덮고(증착), 불순물을 주입하는 등 여러 공정이 반복으로 이뤄져 만들어집니다. 이 중 노광 공정을 수행하는 시간은 대략 60% 수준에 이릅니다. 총 생산원가 비중은 40~50%에 달합니다. 노광을 반도체 생산의 핵심 공정이라고 말하는 이유는 바로 이 때문입니다.

해상력 진화의 방향

웨이퍼 위에 보다 미세한 회로 패턴을 형성하려면 노광 장비의 해상력(解像力, resolution)이 높아져야 합니다. 해상력이란 인접한 두 물체를 별개 것으로 분별할 수 있는 능력을 뜻합니다. ‘얼마나 미세하게 회로 패턴을 형성할 수 있는가’로 평가될 수 있겠지요. 그간의 반도체 노광 장비는 짧은 파장의 광원으로 진화하는 방식과 개구수(NA:Numerical Aperture)가 높은 큰 렌즈를 사용하는 방식으로 해상력을 높였습니다.

130나노 반도체까진 파장의 길이가 248나노미터인 불화크립톤(KrF) 엑시머 레이저를 사용했고, 90나노대로 접어들면서부터 193나노미터 파장의 불화아르곤(ArF) 엑시머 레이저를 활용하게 됐습니다. 노광 기술이 세대를 거듭하는 과정 과정마다 당시로는 ‘혁신’ 기술이 가미됐습니다.

빛 회절(回折, diffraction)과 산란(散亂, scattering)으로 인한 간섭을 줄이는 갖가지 해상력 보강 기술이 등장했던 것이 좋은 예입니다. 빛의 세기와 위상(位相, phase)을 조절해 회절광을 없애는 위상 변위 마스크(PSM:phase shift mask), 왜곡이 예상되는 패턴을 인위적으로 변조해 올바른 상이 맺히도록 만든 광 근접 보정(OPC:optical proximity correction) 마스크 등이 바로 그것입니다. 아직까지도 주력 노광 설비로 쓰는 ArF는 공기보다 굴절률이 큰 액상 매체(1.44)를 이용해 해상력을 높인 액침(液浸, immersion) 기술로 이른바 ‘쥐어짜는’ 행위의 정수를 보여주기도 했습니다.

대통령도 언급하는 ASML의 극자외선(EUV:Extreme Ultra Violet) 기술은 어떻습니까. EUV는 자외선(UV)과 X-선의 중간 영역에 있는 전자기파입니다. 반도체 공정에서 사용하는 EUV는 13.5나노미터 파장을 가지도록 고안됐고, 오직 ASML만이 이 장비를 생산할 수 있습니다. EUV는 기체를 포함한 모든 물질에 흡수되는 독특한 성질을 갖고 있습니다. 빛이 웨이퍼에 닿기도 전에 에너지를 잃어버려서 도입 초기에는 웨이퍼 처리량이 너무 늦다는 평가를 받았습니다. 물론 이러한 처리량 문제는 파워를 높이는 방식으로 어느 정도는 해결이 된 상태입니다.

초기에 대당 2000억원이나 하던 고가의 EUV 장비를 반도체 소자 업체들이 들인 이유는 분명했습니다. 액침 ArF 장비로 멀티패터닝을 하느니 EUV 장비를 들여서 한 번에 노광을 하자라는 것입니다. 그럼에도 최근 들어서는 일부 난해한 패턴의 레이어는 다시금 더블패터닝을 해야 하는 수준에 이르렀습니다. 아울러 파워를 높인 장비 값은 3000억원 후반대로 급등한 상태입니다. NA가 높은 고해상력의 하이NA(0.55) EUV 장비 장비 가격이 5000억원 안팎이라고 하니 반도체 소자 업체들 입장에선 있는 기술로 최대한의 혁신을 할 수 밖에 없는 상황입니다.

다양한 첨단 요소기술

하이NA로 가기 전, 그리고 가고 난 후에도 활용할 수 있는 다양한 요소 기술들이 개발되고 있습니다. 직선이 아닌 곡선 패턴을 활용하는 마스크가 그것인데 이 부분은 우리가 한 번 짚고 넘어가야 될 것입니다.

대체 패터닝 기술로 나노임프린트(NIL)가 최근에 다시 업계와 학계의 주요 인사들 입에 오르내리고 있기도 합니다. 나노 임프린트는 나노 패턴이 각인된 스탬프로 마치 도장을 찍듯 웨이퍼 위에 나노 패턴을 전사하는 기술 방식입니다. 캐논이 이 장비를 만들고 있습니다. 가격이 ASML EUV 장비보다 한 자릿수 낮을 것이라고 공언했는데 과연 이 생태계가 펼쳐질 수 있을지도 들어다 봐야 합니다. 물리 광학적 방식을 활용하는 것이기 때문에 기계적 변형을 얼마나 잘 잡을 수 있을지, 또한 이쪽 생태계가 생겨날 지는 의문인 상황이긴 합니다.

십여년 전에 각광받을 것이라 여겼지만, 끝내 빛을 보지 못했던 DSA(Directed Self-Assembly) 기술 역시 최근에 다시 주목받고 있습니다. DSA는 블록(Block) 공중합체(共重合體, copolymer)를 저항으로 사용하는 기술입니다. 일정한 가이드라인을 만든 후 자기 조립으로 미세한 나노 패턴을 형성할 수 있다고 하는데, 잘 되면 단독으로 쓰인다기 보단 보완재적인 성격으로 활용될 것이라 업계에선 전망합니다.

높은 해상력을 구현하기 위한 본질 재료 진화도 끊임없이 이뤄지고 있습니다. 유기(organic) 포토레지스트(PR)가 아닌 무기(無機, inorganic) PR를 도입하는 움직임입니다. 일본 JSR에 인수된 인프리아가 이 분야 강자입니다. 인프리아 무기 PR은 기존 유기 PR보다 분자 크기가 5분의 1 수준으로 작고 광 흡수율도 4~5배 높습니다. 이 덕에 보다 조밀하고 정확하게, 효율적으로 회로 패턴을 형성할 수 있다고 회사는 강조합니다. 식각 선택비도 10배 이상 높습니다. 무기물이 유기물보다 단단하기 때문입니다. 선택비가 높다는 건 추가 공정 없이 보다 정확하게 필요한 부분만을 깎아서 없앨 수 있다는 의미입니다.

램리서치 등은 기존 습식 무기 PR의 단점을 없애는 건식 PR 기술 전반을 개발했습니다. 여러 반도체사가 이 기술을 평가하고 있습니다. 건식 PR은 증착법을 활용해 웨이퍼 위에 필름 형태로 덮힙니다. 기존에 코터를 활용하는 방식보다 PR을 덮는 속도가 느린 것은 개선해야 하는 과제입니다. 국내에서도 이러한 건식 EUV용 PR을 개발하는 움직임이 있습니다. 이 내용도 첨단 반도체 분야에 종사하고 있거나, 그쪽에서 돈을 벌려면 알고 있어야 할 내용이 될 것입니다.

미세화에 의한 반도체 발전은 끊임없이 이뤄지고 있습니다. 전공정 리소 및 패터닝 공정 분야에서 길이 막힐 것처럼 보이자 업계에선 첨단 패키징 방식으로 눈을 돌리고 있습니다. 그러나 전공정, 그 중에서도 노광 분야는 여전히 중요하고 또한 발전에 발전을 거듭하고 있습니다.

디일렉은 오는 12월 12일 차세대 리소 및 패터닝 공정 관련한 학계와 업계 전문가들의 분석과 전망을 들어볼 수 있는 자리를 마련했습니다. 관심 가져주시길 부탁드립니다.

<오프라인 행사 개요>

행   사   명 : 초미세 패터닝 기술로 한계 돌파! 디일렉 「어드밴스드 리소그래피 패터닝 테크 콘퍼런스 2023」

일          시  : 2023년 12월 12일 (화)  10시   ~ 17시

장          소  : 역삼동 포스코타워 3층 이벤트홀 (역삼역 3번 출구 도보 3분)

주최/주관  : 디일렉 / 와이일렉 / 한양대학교 EUV-IUCC / 한양대학교 LINC3.0사업단/한국반도체연구조합

규         모   :  선착순 120명 / 중식제공

참 가 비 용 :  352,000원 (VAT 포함)

등 록 마 감 :  12월11일(월)  18시 사전등록  마감 시 행사 당일 현장등록 불가

행 사 문 의 :  디일렉 김상수 국장  kss@thelec.kr   010 5278 5958

 

<참고 사항>

 콘퍼런스 룸 인원 제한으로 조기 마감될 수 있습니다.  

참석자 분들은 오전 09시 30분 부터 사전 입장 가능합니다.

 발표자료는 공개를 허락한 연사에 한하여, 자료집 제공합니다.

 콘퍼런스 비용 입금시 회사명 또는 등록자명으로 입금하여 주시기 바랍니다.

(우리은행 1005 – 803 – 563727 예금주 디일렉)

*세금계산서 발행은 무통장 입금 결제만 가능합니다.

 참석확인증 – 콘퍼런스 종료 후 신청해 주시기 바랍니다.

 취소안내 – 행사 2일전 까지 환불 신청 가능.  이후에는 환불 불가합니다.

 본 콘퍼런스는 주차지원이 불가합니다. 

 

<오시는 길>

– 세션 소개 –

시간주제자료다시보기
10:00~10:30

Lithography Trend and EUV Issues

오혜근 한양대학교 교수

10:30~11:00

AI Technologies for Advanced Lithography and Photomask Synthesis

심우주 시높시스코리아  박사

11:00~11:30

High-NA EUV 시대의 E-빔 계측기술, CFE와 TFE

이석우 어플라이드 머티어리얼즈 기술 한국 총괄

 

 

11:30~11:50

휴식시간

11:50~12:20

G-line to EUV: A history of challenges and responses

우상균   전)삼성전자 반도체연구소.SEMES 수석

12:20~12:50

EUV roadmap to the next decade

정진항 ASML  상무

12:50~14:00

점심시간

14:00~14:30

차세대 리소그래피를 위한 포토레지스트의 모든 것

성명모  한양대학교 교수

14:30~15:00

EUV 측정 및 검사 장비 개발 및 이에 요구되는 EUV 광원 개발

이동근 이솔 CTO

15:00~15:30

EUV 마스크 결함검사 및 리페어 장비 개발현황

조상준 파크시스템스 전무

15:30~15:50

휴식시간

15:50~16:20

Recent Progress in developing EUV Blank mask & pellicle at S&S TECH

승병훈 에스엔에스텍 전무

16:20~16:50

EUV Infrastructures of FST: Status & Plan

정철우 에프에스티 상무

16:50~17:20

다시 뜨는 DSA(Directed Self-Assembly)

김상욱 KAIST 석좌교수 나노융합연구소장