프로토콜 준수를 위한 SerDes 채널 설계

0

2020년 9월 9일 (수)

카테고리: 태그:

설명

글로벌 3대 반도체 전자설계자동화툴(EDA) 업체인 멘토, 지멘스 비즈니스는 반도체 뿐 아니라 다양한 전자 설계 시뮬레이션 솔루션을 제공합니다.

 

PCB 설계 검증 솔루션인 하이퍼링스(HyperLynx )는 신호 및 전력 무결성, 3D-전자기 솔빙 및 고속 룰 점검 기능을 한 번에 통합 검증이 가능합니다. 여기에 신호 무결성/전력 무결성(SI/PI) 애플리케이션을 기반으로 하는 이 제품은 디자이너라면 어떠한 유형의 고속 디지털 PCB라도 설계할 수 있습니다.

 

광범위한 기저 시뮬레이션 엔진은 물론 고속/대화형 및 철저한 배치 모드 분석 기능을 지원하는 그래픽 사용자 인터페이스(GUI)까지 제공합니다.

 

멀티 기가비트 직렬 채널은 오늘날 디자이너들이 직면하고 있는 가장 긴박한 신호 무결성 문제 중 하나입니다. 고속 링크에서는 사소한 세부 사항이 무척 중요합니다. 디바이스 핀아웃, 브레이크아웃 배선, 신호 배선 계층, 귀환 경로, 그리고 차단 캐패시터와 관련된 기생 효과는 모두가 채널 마진에 상당한 영향을 미치므로 신중한 설계 분석과 최적화가 필요합니다.

 

이에 못지 않게 중요한 것은 과잉 분석을 피하는 것입니다. 즉, 단일 구조가 총 채널 마진에 미치는 영향을 고려하지 않고 그 최적화에 지나치게 많은 시간을 소비하면 지나친 최적화에 따른 시간 및 비용의 낭비가 초래되기 때문입니다.

 

이번 웨비나에서는 시뮬레이션을 이용해 세부적인 레이아웃 룰 세트를 개발하는 직렬 채널 설계 계획 및 분석의 다양한 측면을 프리레이아웃의 관점에서 살펴봅니다. 3D 전자기 시뮬레이션을 필요로 하는 세부적인 지오메트리의 설계를 살펴봄으로써 설계 대안을 이용하고 전반적인 채널 마진을 극대화하는 방법을 보여줍니다.

 

강의 내용
·SerDes 채널의 개념과 용어
·다양한 유형의 SerDes 채널 준수성 분석
·채널 작동 마진(COM)을 이용한 준수성 분석
·SerDes 채널의 프로토콜 준수성 평가
·점진적 분석으로 설계 프로세스의 속도 향상을 지원하는 방법
·3D 영역의 생성, 파라미터화 및 분석
·비아 설계, 차단 캐패시터 및 BGA 브레이크아웃의 최적화
·전체 채널 마진에 집중해 과잉 분석을 방지하는 방법

참석 대상자
·PCB/시스템 디자이너
·엔지니어링 매니저
·신호 무결성 전문가
·PCB 레이아웃 디자이너

대상 제품
·HyperLynx Signal Integrity

– 세션 소개 –

2020년 9월 9일 (수)

시간주제자료다시보기
10:30~11:54

프로토콜 준수성 갖춘 SerDes 채널 설계

다시보기

– 연사 소개 –

프로필소개

김안국 | Mentor, Siemens Business